⚠ UWAGA: Strona NIE JEST ZALECANA DO UŻYTKU. ZALECANE JEST KORZYSTANIE Z EXECLA ⚠

Ćwiczenie 10

Przetworniki A/C i C/A oraz logiczne układy kombinacyjne

2a. Przetwornik A/C + połączone A/C–C/A
Jednoczesny pomiar charakterystyki przejściowej przetwornika A/C oraz charakterystyki przejściowej połączonych przetworników A/C i C/A. Dla każdej liczby wpisz napięcie początku i końca zakresu.
LiczbaKod binarnyUweU_{we} A/C [V]UwyU_{wy} C/A [V]
początekkoniecpoczątekkoniec
00000
10001
20010
30011
40100
50101
60110
70111
81000
91001
101010
111011
121100
131101
141110
151111
Zakres szumowy:ΔUszum(N)=Umin(N+1)Umax(N)\Delta U_{szum}(N) = U_{min}(N{+}1) - U_{max}(N)
Środek zakresu:Usˊr(N)=Umin(N)+Umax(N)2U_{śr}(N) = \frac{U_{min}(N) + U_{max}(N)}{2}
2b. Przetwornik C/A
Pomiar charakterystyki przejściowej przetwornika C/A. Ustawić przełączniki na kolejne pozycje (0–15) i zmierzyć napięcie wyjściowe.
LiczbaKod binarnyUwyU_{wy} [V]
00000
10001
20010
30011
40100
50101
60110
70111
81000
91001
101010
111011
121100
131101
141110
151111
Krok napięciowy:Ukrok=Uwy(15)Uwy(0)15U_{krok} = \frac{U_{wy}(15) - U_{wy}(0)}{15}
Wartość idealna:Uideal(N)=Uwy(0)+NUkrokU_{ideal}(N) = U_{wy}(0) + N \cdot U_{krok}
3a. Tablice prawdy — NOT, NAND, NOR
Wyznaczenie tablic prawdy dla inwertera (bramki NOT), bramki NAND i bramki NOR. Wpisz zmierzone stany wyjściowe (0 lub 1).
Stan wejśćStan wyjścia dla bramki
X0X_0X1X_1INVNANDNOR
00
01
10
11
INV:Y=X0Y = \overline{X_0}
NAND:Y=X0X1Y = \overline{X_0 \cdot X_1}
NOR:Y=X0+X1Y = \overline{X_0 + X_1}
3b. Realizacja funkcji logicznych
Badanie układu kombinacyjnego z 4 wejściami i 4 wyjściami. Dopasowanie wyjść f3,f2,f1,f0f_3, f_2, f_1, f_0 do funkcji A, B, C, D.
Definicje funkcji:
A=X3+X2+X1+X0A = X_3 + \overline{X_2} + X_1 + X_0
B=X3X2X1+X3X2X1X0B = \overline{X_3} \cdot X_2 \cdot \overline{X_1} + \overline{X_3} \cdot X_2 \cdot X_1 \cdot \overline{X_0}
C=(X3+X2+X1)(X3+X2+X1+X0)C = (X_3 + \overline{X_2} + X_1)(X_3 + \overline{X_2} + \overline{X_1} + X_0)
D=X3X2X1X0D = \overline{X_3} \cdot X_2 \cdot \overline{X_1} \cdot X_0
Stany logiczne wejśćStany logiczne wyjść
X3X_3X2X_2X1X_1X0X_0f3f_3f2f_2f1f_1f0f_0
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111